相位伏安表4046锁相环集成电路内部含有两个相位比较器，其中相位比较器为异或门（即模为二和结构）比较器，为使锁相范围zui大，通常要求两个输入信号的占空比必须为50%的方波，而相位比较器为过沿控制式比较器，它只由两个信号的上升沿作用，因此不要求波形占空比为50%。
由于相位伏安表系统电路基本锁相环实验电路与锁相式数字频率合成器实验电路二者均组合在一起，基于相位比较器的比较信号来自程序分频器电路，占空比非50%，因而本实验电路选用另一相位比较器。该比较器不仅具有鉴相功能，而且具有鉴频功能，当两个输入信号UR和UV频差很大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f V接近f R等到f V=f R时，环路比鉴频器工作状态自动转入鉴相工作状态，这种数字鉴相器把鉴频与鉴相密切结合在一起，使用较为方便。
相位伏安表的相位比较器输出的相位误差电压是周期性脉冲波形，需要使用环路低通滤波器将它平滑后输出一个直流控制电压，去控制频率和相位，使之向减小误差方向变化，以消除频差与相差，从而达到锁定状态。对于高频噪声及其它交流谐波分量，它们将受到滤波器的抑制。环路低通滤波器由外接的元件组成无源比例积分滤波器。
